比特派交易所下载|cadence
作者： 比特派交易所下载
2024-03-08 18:39:18
Just a moment...
a moment...Enable JavaScript and cookies to contiCadence（软件公司）_百度百科
nce（软件公司）_百度百科 网页新闻贴吧知道网盘图片视频地图文库资讯采购百科百度首页登录注册进入词条全站搜索帮助首页秒懂百科特色百科知识专题加入百科百科团队权威合作下载百科APP个人中心Cadence是一个多义词，请在下列义项上选择浏览（共2个义项）添加义项收藏查看我的收藏0有用+10Cadence播报讨论上传视频软件公司楷登电子 [1]（Cadence DesignSystems, Inc； NASDAQ：CDNS）是一家专门从事电子设计自动化（EDA）的软件公司，由SDASystems和ECAD两家公司于1988年兼并而成。是全球最大的电子设计自动化(Electronic DesignAutomation)、半导体技术解决方案和设计服务供应商。 [2]Cadence总部位于美国加州圣何塞（San Jose），在全球各地设有销售办事处、设计及研发中心。2019年，Cadence被《财富》杂志评为“全球年度最适宜工作的100家公司”。 [3]公司名称楷登电子外文名Cadence Design Systems成立时间1988年总部地点圣何塞经营范围电子设计技术、程序方案服务和设计服务年营业额约 23.4 亿美元 [4-5]（2019年）简 称Cadence目录1公司简介2国内概况3中国区PCB产品代理商4培训内容5产品介绍6人工智能7高校合作8获得荣誉公司简介播报编辑Cadence公司致力于推动电子系统和半导体公司设计创新的终端产品，以改变人们的工作、生活和娱乐方式。客户采用 Cadence的软件、硬件、IP 和服务，覆盖从半导体芯片到电路板设计乃至整个系统，帮助他们能更快速向市场交付产品。Cadence 公司创新的“智能系统设计”（Intelligent System Design）战略，将帮助客户开发出更具差异化的产品，无论是在移动设备、消费电子、云计算、数据中心、汽车电子、航空、物联网、工业应用等其他的应用市场。 [6]Cadence公司总部位于美国加州圣何塞（SanJose），在全球各地设有销售办事处、设计及研发中心，现拥有员工约8100名。 [7]国内概况播报编辑1992年Cadence公司进入中国大陆市场，迄今已拥有大量的集成电路（IC）及系统级设计客户群体。 [8]在过去的近二十年里，Cadence公司在中国不断发展，建立了北京、上海、深圳分公司以及北京研发中心、上海研发中心 [9-10] ，并于2008年将亚太总部设立在上海 [8] ，Cadence中国现拥有员工800余人 [11]。北京研发中心主要承担美国总部EDA软件研发任务，力争提供给用户适合的设计工具和全流程服务。Cadence在中国拥有技术支持团队，提供从系统软硬件仿真验证、数字前端和后端及低功耗设计、数模混合RF前端仿真与DFM以及后端物理验证、SiP封装以及PCB设计等技术支持。 [12]中国区PCB产品代理商播报编辑以下名单所列公司为Cadence在中国地区的PCB产品代理商：1. 芯巧电子 (XinQiao Electronic Technology Ltd.) [28]2. 科通集团 Comtech [13]3. 苏州敦众软件科技公司 （Graser International） [14]4. 上海图元软件技术有限公司 （TopBrain SoftwareTechnology Co., Ltd.） [15]5. 北京耀华创芯电子科技有限公司（U-Creative TechnologyLimited） [16] [17]6. 上海晏之电子科技有限公司（Yangeis Technology Ltd.） [18-19]培训内容播报编辑1. 定制IC/模拟/RF设计2. 数字设计与Signoff3. IC封装设计与分析4. 设计语言和设计方法学5. PCB设计与分析6. 系统设计与验证 [20]产品介绍播报编辑定制与模拟设计Cadence Virtuoso ® 统一定制／模拟流程支持必须在晶体管层面开发出最优性能的设计，包括模拟和射频（RF）电路、高性能数字模块和用作构建数字集成电路（ICs）的标准单元库。数字化设计Cadence的数字实现流程能在不降低芯片质量的情况下，显著减少设计复杂性，从而帮助客户解决时序收敛，静态功耗减少和良率等问题。签收为消除时序签收可能产生的瓶颈，Cadence提供了TempusTM 时序签收解决方案。通过Tempus解决方案，设计工程师可加快时序签收收敛和分析过程实现更快的流片。为取得更快的电源完整性和分析签收，Cadence提供VoltusTM IC电源完整性解决方案。企业级验证验证IC逻辑设计的正确性通常比最初设计要更加困难。Cadence Incisive®技术通过使用一个可执行的验证计划以衡量和追踪进度，提供快速、高效的指标驱动式验证。Incisive工具同时支持仿真（测试用例生成有随机或直接两种）和形式验证（详尽的数学证明）。系统开发与验证系统公司希望半导体公司不仅提供硅，还有可用于程序部署的完整的硬件／软件系统。Cadence系统开发套件包括一组四个平台可同时完成硬件／软件设计与验证、加快系统整合、验证和初启时间从而帮助客户解决这些挑战。套件包括Palladium ® Z1企业仿真平台、ProtiumTM 快速原型平台、IndagoTM 调试纠错平台、StratusTM 高层合成工具、PerspecTM 系统验证器、虚拟系统平台和Insicive® 验证平台。封装与PCB设计信号完整性／电源完整性分析Cadence Allegro® 系统互连和系统级封装（SiP）技术支持IC／封装协同设计，可同时优化硅芯片及其封装。Allegro工具提供了一个全面的PCB设计、分析和物理布局解决方案。Cadence OrCAD® PCB设计解决方案具有成本效益、可扩展和功能丰富，而Cadence SigrityTM 技术可提供唯一经过验证的系统级、电源感知信号完整性/同步开关噪声（SSN）分析和仿真。IPCadence提供用于内存和存储管理与接口协议的差异化、集成化和成熟的设计IP与服务，使客户能够开发出创新和具有竞争力的产品。Cadence还提供全面的验证IP（VIP）目录可极大地简化功能验证环境，以及用于音频、视频和图像处理等数据密集型任务的数据平面处理单元（DPUs）和数字信号处理器（DSP）的开发。服务Cadence提供先进设计服务以帮助半导体和系统公司在没有风险的情况下设计复杂的集成电路（ICs）、实施重要的设计能力和采用新的方法。 [21]人工智能播报编辑楷登电子（美国 Cadence 公司，NASDAQ：CDNS）在2018年7月正式通过美国国防高级研究计划局（DARPA）筛选，为其电子资产智能设计（IDEA）项目提供支持。IDEA 是 DARPA 电子复兴计划（ERI）六个新项目之一，利用机器学习技术为片上系统（SoC）、系统封装（SiP）和印刷电路板（PCB）打造统一平台，开发完整集成的智能设计流程。 ERI 投资将进一步实现自动化的电子设计能力，满足航空航天/国防生态系统和电子行业的商业需求。为履行四年期合同的项目章程，Cadence 创建 MAGESTIC 研发项目（Machine learning-drivenAutomatic Generation of Electronic Systems Through Intelligent Collaboration）。项目赋予设计过程更高水平的自主权，开发真正由设计意图驱动的产品，为系统设计的实现奠定基础。 [22]DARPA 电子复兴计划致力于解决工程设计和经济成本双重挑战，如果依然悬而未决，微电子技术长达半个世纪的快速发展可能面临中断；且推动微电子技术发展的设计和制造已然愈加困难昂贵。 [23]高校合作播报编辑Cadence在致力于推动与成就中国商业客户成功的同时，也专注于对中国集成电路及系统设计后备人才力量的培养。教育合作计划作为Cadence公司在中国的一项长期的战略性计划，其依托于Cadence的技术团队，并有一定的研发实力作为后盾，针对不同大学的特点，制定有多种教育支持计划，同时建立了一整套以大学为基础的教育培养方案。 [24]旨在将Cadence独有的技术与设计理念传播至中国的高等学府 [25]，为中国培养更多的集成电路设计人才。这一方案有效实现了Cadence中国与各高校之间的互动合作 [26]。Cadence中国与北京大学、清华大学、复旦大学、上海交通大学、同济大学、西安电子科技大学等近百所国内著名高校建立了良好的合作基础，先后在上述大学进行了多次先进技术培训讲座，由Cadence全球技术专家将当下领先的科技资讯带入高校。同时，Cadence中国与多位学科领头人合作著有国家集成电路工程领域工程硕士系列教材，包括：《数字集成电路物理设计》、《数字集成电路设计与技术》、《模拟集成电路设计与仿真》和《射频集成电路与系统》。 [21]2023年5月，西电-Cadence EDA联合实验室设立。 [29]获得荣誉播报编辑2022年12月，位列《2022胡润世界500强》第320位。 [27]新手上路成长任务编辑入门编辑规则本人编辑我有疑问内容质疑在线客服官方贴吧意见反馈投诉建议举报不良信息未通过词条申诉投诉侵权信息封禁查询与解封©2024 Baidu 使用百度前必读 | 百科协议 | 隐私政策 | 百度百科合作平台 | 京ICP证030173号 京公网安备110000020000Just a moment...
a moment...Enable JavaScript and cookies to contiCadence - 知乎
Cadence - 知乎首页知乎知学堂发现等你来答切换模式登录/注册Cadence暂无话题描述关注话题管理分享讨论精华视频等待回答切换为时间排序一种设置瞬态仿真初始态的方法BknightSemiconductor Marketing背景：存在一些电路，它需要很长的建立时间。比如说，一个简单的高频无源晶体振荡器，它可能需要很长的启动时间才能到达一个稳定的状态。如此，测量它的在不同条件下（PVT）的震荡频率几乎就不可能实现，因为这需要花费很长的时间。在反复仿真中，如何跳过它的建立时间成了解决这个问题的关键。目前常见的方法有：1. 手动设置电容或者电感的初始态；2. 手动设置电路结点的初始态；3. 在一次瞬态仿真之后保存第一次仿真最后时间结…阅读全文赞同 7012 条评论分享收藏请教模拟IC大佬，cadence版图中CMOS的属性中finger和multiplier有什么区别？Kevin Hahn半导体元件、工艺、功率IC你做个仿真试一下，在保持总沟道宽度的情况下MOS特性有什么不同。 从MOS基本特性角度讲，两者最大的差异是应力的效应（LOD effect），元件源漏两侧STI对沟道区的压应力会影响元件特性（电子迁移率减弱，空穴迁移率增强，禁带宽度变窄）。如果Multi=1，FN=n，则在同一个有源区中靠近边沿的finger受应力影响较大，靠中间区域的受影响较小。如果FN=1，Multi=n，则每颗元件受到应力的影响相同（假设每颗元件源漏区面积相同）。 另外…阅读全文赞同 38添加评论分享收藏喜欢Cadence的一些小tips王近思无经过这么多年的折腾，作者君突然发现自己对写代码的兴趣远远大于调电路，于是乎就天天不干正事地捣鼓Cadence和各种Script，在这里整理了一下，以分享给大家。如果大家也有各种有意思的东东，也欢迎分享。 在启动Cadence的目录下，有两个隐藏文件：.cdsinit 和 .cdsenv。其中 .cdsenv 是自己的环境变量，而 .cdsinit 是启动的初始读入文件。利用这两个文件，就可以使得Cadence变得更加人性化和更适合自己。 在 .cdsinit 里可以写…阅读全文赞同 19110 条评论分享收藏Cadence真的比Altium强吗？为什么要鄙视AD呢？木木努力赚钱娶媳妇儿没想到几年前随手一答竟引来了一些争论。 诚然，Cadence 在多人协作、大规模layout、以及仿真方面确实比AltiumDesigner要强大，好用，流畅。但工具只是工具，工具只是用来帮助达到你的目的的东西，在同样的目的下，好的工具可以让你事半功倍，这是肯定的。但是，在目的不同的情况下，工具的优劣就不是那么的重要了。 例如一个人用Cadence天天设计单片机，纯数字逻辑电路等低速信号，没有阻抗控制，也不需要考虑信号完整性。但是…阅读全文赞同 3812 条评论分享收藏喜欢如何看待华为确认Synopsys/Cadence/Mentor三家EDA公司已停止合作?Evan172EDA again三家公司不能违法，起码不能留下明面的把柄。虽然法可能是恶法，但既然已经做出了这样规定，相应公司必须遵守，这在美国或者中国都应该如此。至于如何废止这些法律，是中美更上层的博弈，或者相关公司去游说推动。三家公司与华为一直保持着良好的关系，华为也是他们在中国头号客户，这件事情上，三家表现得并没有可指责之处，不像某家华为代工厂还扣押华为资产来着。已经购买的工具可以继续使用，这些License获取都是合法的。再…阅读全文赞同 30567 条评论分享收藏喜欢Cadence Virtuoso 概念知识--Config七夭还能陪你跳跳舞哦~为啥在仿真前还有个Config的设定呢？？？ "画Schematic和layou的时候，还知道建立symbol方便后期调用呢，simulation的时候就不能写个什么模块更更方便调用吗？" CONFIG能帮助我们在模拟过程中修改结构参数，在不改动PIN的情况下更换电路元件，进而提高仿真效率。同样也能帮助我们模拟寄生电容以及设计其他参数！！（见文尾）个人理解： 比如，我们有个电路图，我们想要知道负载是电容，和负载是电阻的时候的差别。那我们总不能对…阅读全文赞同 60添加评论分享收藏模拟IC——Cadence软件入门操作滑雪的海森堡海森堡在USTC做模拟芯片，bi站：赵四火本篇内容涵盖了Cadence软件的入门操作，对于学习模拟IC理论但是不太了解实践实操的初学者有很大帮助。 由于Cadence软件是在Linux系统下运行，大家正常的Windows电脑是没法安装Cadence软件的，这里需要大家先搞到Linux的虚拟机或者连上服务器，并且机器是已经安装了Cadence软件的（大家可以去找学校的实验室老师要，一般而言，他们都是会有服务器的，你表达一下自己的好学想法，老师都会给你的）。我下面的例子是以虚拟机为例子（…阅读全文赞同 737 条评论分享收藏Cadence真的比Altium强吗？为什么要鄙视AD呢？hyper嵌入式软件架构与机器学习技术有优劣，没有什么鄙视的。 先后用过protel，orcad，proteus开发过实际产品。 谈谈我的使用感想。 最开始用的eda软件是从protel(被收购后，后来叫altium系列)开始的，后来用了orcad(被收购后，后来叫cadence系列)。当时用的orcad是正版的，很贵。 与protel对比，感觉orcad原理图设计部分操作简洁、速度很快，而pcb设计部分规则严格，检查多，开始不太好掌握，感觉orcad比protel功能强大，但是，orcad不同版本的文件兼容性不如…阅读全文赞同 225 条评论分享收藏喜欢如何看待华为确认Synopsys/Cadence/Mentor三家EDA公司已停止合作?科工世界公众号：科工世界 ke_gong_shi_jie美国三大EDA企业停止与华为合作，确实给华为带来不少麻烦，与此同时，国内EDA却在这场危机中得到发展的契机。 回顾中国EDA发展史，由于美国主导的巴统对中国实施的禁运管制，中国只能研发自己的EDA软件。在上世纪八十年代，中国启动了国产EDA软件的研发工作。在90年代初，中国第一款EDA软件“熊猫ICCAD系统”诞生。但随着国外解除了EDA软件的禁运管制，国外EDA企业纷纷进入中国市场，那时国产EDA还处于初级发展阶段，完全不是国…阅读全文赞同 8025 条评论分享收藏喜欢这样转模拟IC够不够？IC 芯博士关注微信公众号【IC 芯博士】回复关键字，免费领取课程资料！模拟电路再怎么说，关键的是多学多做，做出片子就自然懂得哪些知识点需要掌握了。这里就主要谈谈学习模拟电路要求的四个知识部分，要成为模拟电路的设计者，我们必须掌握其最基本的以下四个组成部分： （1）晶体管元件的设计它是指半导体工程学方面的知识，任何设计的IC芯片都将最终回归于它，一般都是从薛定谔波动方程式开始引出的（比较复杂），但与实际具体设计电路直接联系不大，而我们又不能缺少这部分，是理论基础。 （2）…阅读全文赞同 2添加评论分享收藏喜欢实习offer，寒武纪还是cadence还是比特大陆？夜歌被人定义成不知道CMOS为何物的IC攻城狮这三个工作……题主是哪方大神？要么就是三个公司都在招小黑工，那种随便找个人往死里用，而且基本啥也学不到的小黑工。 1.candence 看样主要工作内容是做EDA软件的。就个人看来，国内做EDA的公司凤毛麟角，而且cadence大概率不会把核心代码放在国内研发，正式工作都不一定能学到特别有竞争力的东西，更别说实习生了。但是，有一个潜在的可能好处，比较容易转行做程序员。毕竟做EDA属于方向比较特殊的码农。 另外，这个工作的核…阅读全文赞同 2415 条评论分享收藏喜欢初学Cadence IC的小白应该在哪些论坛或者社交平台提问？薛矽芯片（集成电路）话题下的优秀答主Arthur Wang 说的好，先看manual 。我老板的口头禅也是“这个简单，翻一翻manual 就会了啊。”（其实并没有）以及不论什么tool都是“自己去找manual学啊”（TT.）。 推荐几个不错的论坛： 官方的： Forums - - Cadence Technology Forums 国外论坛： The Designer's Guide Community Forum Forum for Electronics 国内论坛： 中国电子顶级开发网论坛(EETOP) 国内顶级电子论坛，最活跃的电子工程师交流社区 一般来说，直接google或…阅读全文赞同 20711 条评论分享收藏喜欢Cadence真的比Altium强吗？为什么要鄙视AD呢？周雨田Talk is cheap, show me the product电路板的基本设计思路和需要注意的事项肯定都是大致一样的，所以你看到的基本流程和规则都差不多，但对于高速板，在做之前可能需要信号的仿真，对于延时的控制等。AD不是不能做，相比较Cadence来说你可能需要做的更加复杂，当然其实如果你经验丰富的话，有些时候你是不需要仿真的，而且你对你的整个板子的原理设计烂熟于心的话，信号的流向、布局等心里有一个完整而且正确的规划的话，说实话到达这个层面后使用哪个软件其实主要…阅读全文赞同 11116 条评论分享收藏喜欢在校生怎么接外包？张奇爱晨旭胜过爱电气，爱电气胜过爱女人！小弟曾经在大二，三的时候做过类似的事情。先回答你的问题，在校生如何找到外包的途径。这是一个商业问题，说白了就是你怎么给自己做广告，让更多的人见到你，并且非常相信你的能力和设计水平。给你说说我用的方法吧。 我当时是个大学小孩儿，一心一意的想让自己学的东西有一个挣钱的门路，不像其他同学一样出去肯德基小时工挣钱，所以就各种折腾。首先是对待老师的问题要积极主动，义务帮老师干活，因为现在老师手底下非常缺能…阅读全文赞同 562 条评论分享收藏喜欢模拟IC设计中的软件操作：Cadence Virtuoso Layout 版图绘制的使用技巧及其相关快捷键WithB模拟IC设计 相关技术视频分享见B站：_WithB实操视频讲解见下方B站链接，文字版见后文。 版图技巧分享：模拟IC设计中的软件操作：Cadence Virtuoso Layout 电路版图绘制技巧及其相关快捷键_哔哩哔哩_bilibili 基于上述技巧的放大器(模拟IC)版图绘制全流程分享：利用Cadence Virtuoso对放大器（模拟电路）版图绘制的全流程演示（含DRC，LVS纠错过程）_哔哩哔哩_bilibili 版图前准备操作画好原理图，打好pin脚（pin最好以全大写的形式书写，以防后续操作中可能出现Bug） [图片] 查…阅读全文赞同 936 条评论分享收藏如何看待华为确认Synopsys/Cadence/Mentor三家EDA公司已停止合作?知乎用户6U7WHD死了张屠夫，也不会吃带毛猪。 有些团队，用开源工具也做出了risc-v cpu。 技术问题，什么样的信息才是有效的？一线团队的专业人士。因为他们最懂。科学不讲民主。同样的问题，问一个团队的主力，他会说行，问同一个团队打酱油的，他会说不行。 所以，EDA这种事情，得问华大九天，华为的cpu设计团队，国内搞cpu开发的设计团队。其它人说的，都是废话。特别要小心的，是那些国外EDA的用户假冒专家。一个用户而已，用过不代表你懂…阅读全文赞同 13455 条评论分享收藏喜欢Cadence真的比Altium强吗？为什么要鄙视AD呢？听我一颂扶风歌电子工程师按Layout同行反响看，板级EDA设计的排名是allegro大于Pads，远大于AD，大于Xpedition和Zuken。 不信投个简历。比如去BOSS直聘投简历，体验下在武汉找Layout岗位的感受。阅读全文赞同添加评论分享收藏喜欢Cadence PLL Verification Workshop做IC设计的Simon清华大学 电子信息硕士全文较长，主要参考文档，持续更新。对其中的部分模块（文档未提及的）也单独拉出来说明、仿真，建议收藏。 所有参考的教程都不如Cadence官方提供的教程来的好。官方不仅提供完整的仿真库，还提供了详细的仿真说明文档，对仿真环境的使用、库的搭建和仿真项的设置等，都做了丰富的说明。这一系列对于初学者来说，是极好的学习资源。本文将更新个人对该workshop的学习心得和体会。 资料下载可前往EETOP [1]，或者文末笔者的网盘[2]…阅读全文赞同 637 条评论分享收藏浏览量935 万讨论量4033 帮助中心知乎隐私保护指引申请开通机构号联系我们 举报中心涉未成年举报网络谣言举报涉企虚假举报更多 关于知乎下载知乎知乎招聘知乎指南知乎协议更多京 ICP 证 110745 号 · 京 ICP 备 13052560 号 - 1 · 京公网安备 11010802020088 号 · 京网文[2022]2674-081 号 · 药品医疗器械网络信息服务备案（京）网药械信息备字（2022）第00334号 · 广播电视节目制作经营许可证:（京）字第06591号 · 服务热线：400-919-0001 · Investor Relations · © 2024 知乎 北京智者天下科技有限公司版权所有 · 违法和不良信息举报：010-82716601 · 举报邮箱：jubao@zhihu.
Just a moment...
a moment...Enable JavaScript and cookies to contiJust a moment...
a moment...Enable JavaScript and cookies to contiCadence使用入门 - 知乎
Cadence使用入门 - 知乎首发于集成电路学习升级打怪之路切换模式写文章登录/注册Cadence使用入门集成电路小刚2022.10.18Candence可以实现电路图输入(Schematic Input)、电路仿真(Analog Simulation)、版图设计(Layout Design)、版图验证(Layout Verification)、寄生参数提取(Layout Parasitic Extraction)以及后仿真(Post Simulation)。Cadence开发了自己的编程语言skill以及相应的编译器，整个Cadence可以理解为一个搭建在skill语言平台上的可执行文件集。初学者对此可以不用理会，当用户深入后，可以用skill语言对Cadence进行扩展。shell常用命令：pwd：显示当前目录cd:改变当前工作目录mkdir:建立目录mkdir/path/to/dir_name：特定路径下的目录，必须保证path/to/已经存在ls：文件显示whoami:查看用户自己当前使用的账号名who：查看当前有哪些用户登录到系统中w：查看哪些用户登录在线，同时显示用户当前的工作clear：清屏命令touch file_name：修改file_name文件时间戳；如果文件不存在生成空文件cat file_name：将文件file_name显示到屏幕上cat file_name1file_name2：显示两个文件cat file_name1file_name2>file_name3：将前两个文件依次组合，并添加到file_name3的末尾。virtuoso软件常用操作：1.启动软件：virtuoso或者virtuoso&：&表示后台运行（shell自带语法）2.常用快捷键：i:添加器件或者电路的symbole:进入symbol的下一层ctrl+e:和e相反q：打开属性编辑窗口F3：打开命令菜单，一般和命令配合使用，相当于对命令的操作进行设置w:连线p:端口引脚u:撤销X：检查和保存l:电路节点命名作为初学者，在设计电路过程中应该要仔细阅读提示区中的信息。注意：①Composer中的多数命令会一直保持，直到你调用其它命令替代它或者按Esc取消，尤其是在执行delete命令时，忽视这一点很可能会误删除，一定要多加小心！Composer的Undo操作默认只能进行一次(可以在CIW窗口的Option->User Preferences中修改，最多可以是10)。所以每完成一个命令，记着按ESC取消当前命令。②点击工具栏的zoomin和zoomout按钮可以放大缩小电路图。键入快捷键f可以使电路图自动缩放到合适大小。③编辑电路图过程中注意要及时保存，保存方法是菜单栏->Design->Save，也可以键入快捷键大写的S(Shift+s)来保存。现在，开始画一个标准的CMOS反相器。一个反相器包括PMOS，NMOS，VDD，GND。键入快捷键i点击Browse，弹出库浏览器。选中Show Categories可以分类显示器件，方便我们快速找到所要的器件。依次点击analogLib->Actives->pmos4->symbol，再单击close。刚才的添加器件窗口发生变化。点击Hide隐藏当前窗口，此时鼠标对应有一个PMOS的symbol，此时按r键，可以旋转PMOS。移动PMOS到合适的位置点击鼠标左键将其放下。如果要放置更多的PMOS，继续点击鼠标左键，否则按ESC取消当前的放置器件命令。继续放置NMOS晶体管、电源与地。对应的器件名称为nmos4，vdd，gnd。注意，vdd与gnd仅仅是全局电源与地标识，并不是独立电源器件，vdd并不能提供电源。仿真时必须有gnd，否则仿真不收敛。键入快捷键w连线注意区别wire(narrow)与wire(wide)，wire(narrow)表示普通连接导线，而wire(wide)表示总线连接。总线连接的快捷键是大写的W。还可以对画好的线进行命名，键入快捷键l，在弹出的对话框中输入线名，比如a，点击Hide，然后将字母a移动到要命名的线附近点击左键放下，如果名字离线较远，则要求再单击所要命名的线。设置元件参数：先选中器件，再键入快捷键q参数可以是以下三种形式的各种数学组合表达式，①变量，②常量，③skill语言函数。变量作参数会在仿真时用到。单击PMOS选中它，这样PMOS会被一个白色方框包围。然后键入快捷键q，会弹出属性编辑对话框。这里我们需要填上model name，以及PMOS的栅长和栅宽。栅长我们设为常量0.18u(注意u是小写！)，而栅宽我们设为函数pPar(“wp”)，注意大小写不能错。当然也可以设一个固定的尺寸，但这样就不能利用参数修改晶体管的栅宽了。pPar函数就是把wp作为传递参数，在其它电路图中调用这个电路时对wp赋值，就相当于给这个PMOS的栅宽赋值，这样做的目的是为了方便层次化设计。在后面仿真时大家会更加明白这一点。Composer会根据数值大小自动变换单位。模型名我们填p18，这是因为我们这里采用的Spice模型是由SMIC提供的，对应PMOS的模型有p18和p33两种，18代表电源电压为1.8V。在后边仿真的时候我们还要再设SpiceModel文件的具体路径。同样的方法继续设置NMOS参数，只是模型名为n18，栅长为固定值0.18u，栅宽设为pPar(“wn”)。注意：①设置参数时不要自己输入单位，系统会自动加上。比如0.18uM是错误的写法。如果非要自己写单位，也要和数值之间留一个空格，否则系统会把M识别为变量。②器件的参数也可以在放置时就设置好。键入快捷键p放置端口单击菜单栏->Check and Save或者键入快捷键大写的X，可以对电路进行检查并存储。创建SymbolComposer窗口菜栏->Create->Create CellView->From Cellview，弹出Cellview from Cellview窗口默认的Symbol是一个比较大的矩形。对于反相器，我们习惯用一个三角形再加小圆圈来表示。选中绿色矩形框，delete之，然后Add->-Shape>Polygon，在刚才矩形框的位置画一个三角形。鼠标在三个端点点3次即可。注意在三角形右边留出画圆圈的位置。再Add->Shape->Circle，先于圆心位置单击左键，再移动鼠标，得到合适的圆的半径后左键确认。再把图中的输入输出端口以及partname和instanceName移动到合适位置。其中，@instance Name代表以后调用此反相器时的编号，@partName代表对应的schematic的名字，一般不用改。最后再把红色框大小修改合适(框住三角形和端口)。画好的Symbol需要检查保存。Design->check and save，检查结果显示在CIW窗口中。仿真现在我们用画好的反相器的symbol组成一个缓冲器(buffer)进行仿真，通过对buffer做瞬态分析、DC分析、AC分析，分别得到该buffer的延迟时间、输入输出特性以及小信号频率响应。对电路进行仿真需要加激励信号，而加激励信号有两种方法，一种是在原理图中直接加入信号源元件，另一种是在仿真环境窗口(ADE)中对输入端口加激励。缓冲器是由两个反相器组成，利用前边的方法，新建一个cellview，画出缓冲器原理图。其中反相器我们直接调用了画好的Symbol(注意是在自己的库中)。选中inverter，键入e，再点OK，可以显示和Symbol对应具体的schematic，但是这时只能看，而不能修改。Crtl+e退出该Symbol。设置inverter参数。选中inverter，键入q，就会弹出反相器的属性。这里我们需要分别设wn和wp的值。①独立电源vdc也是在analoglib库中，将其属性中的DC voltage设为1.8。②另一个激励信号是方波源，对应器件名称为vpulse，也位于analoglib库中。方波上升下降时间为0.1n，周期为10n，脉冲宽度为4.9n，voltage1设为0，voltage2设为1.8。因为我们还要作AC分析，交流电压幅值为1(这样测得的输出直接就是小信号增益)。为了得到inverter的输入输出特性，我们把直流电压设为变量vin。这里设置的方波电压、直流电压、交流电压是相互独立的，分别用于瞬态分析、dc分析、ac分析 Composer菜单栏->Tools->Analog Environment，打开仿真窗口(简称为ADE窗口)。于ADE窗口，Setup->Model Libraries，打开Model库设置窗口，后再于Model库设置窗口的Section栏填写工艺角，这里我们填tt(即NMOS和PMOS速度均为典型值)，然后再点Add按钮，将当前的仿真库文件添加进列表，点击OK退出。仿真环境菜单栏->Variables->Edit，或者直接点击右侧的工具栏中的Edit Variables按钮，弹出如图5.10所示窗口。击点按钮“Copy From”，就会列出我们前面在测试电路中添加的变量vin。选中该变量，我们设置一个初始值0.9。之所以是0.9，是因为当反相器的输入为0.9时两个MOS管都会导通，此时反相器实际起的是放大器的作用，而我们作AC分析就是要得到MOS管处于饱和区时它的频率响应。需要强调的是，AC分析是建立在一定的工作点上的，而电路的工作点正是由电路图中所设置的电源DC值以及这里的变量初始值决定的。由于我们要做瞬态分析，dc分析，ac分析，所以我们一次弄好所有设置。 ①Analyses->choose，或者点击右侧工具栏的choose analyses按钮。于Analysis栏选择不同的仿真。对于瞬态分析，我们选tran，然后于stop time栏输入仿真时间10n。②再于该窗口中选取dc，窗口会有相应变化。于sweep variable栏选择Design Variable，然后输入变量名vin，并输入变量的扫描范围，从0到1.8。并选择扫描类型为线性，扫描为0.001。这样仿真时就会对vin从0到1.8V以0.001为间隔进行扫描，从而得到输入输出特性。注意选中DC Analysis复选框，这样就可以将AC分析时所采用的的直流工作点保存下来，以便我们后面查看电路的直流工作点。③再于该窗口中选取ac，窗口会有相应变化。默认是频率扫描。我们只需要输入频率扫描范围。这里输入10到1000M(注意是大写)。其它均为默认值。接下来要选择我们需要观察的对象，即我们要看哪个节点的电压，或者要看哪一条支路的电流。于ADE窗口，Output->To Be Plotted->Select On Schematic，这样会弹出我们画的电路图。然后分别单击输入和输出两条线IN和OUT，以及第一级反相器的输出v1。注意选择v1时要先选中反相器，再按e进入下一层子电路。并注意一定要单击导线，而不是元件的Pin角。保存当前的仿真设置。Session->Save State，弹出保存对话框，填好名称，点击OK确定。这样下次再仿真时，可以直接调用该仿真设置，而不用每次都进行同样的设置。我之后修改了器件为tsmc工艺库后的仿真结果版图设计现在开始根据我们前边的设计尺寸，来画缓冲器的版图。为了显示层次化设计，我们先分别画出两个不同尺寸的反相器版图，再将两个反相器组成缓冲器的版图。通常的版图设计步骤大概如下：①NMOS：画出N有源区->栅->做接触孔->覆盖金属->N注入区；②PMOS：画出P有源区->栅->做接触孔->覆盖金属-> N注入区；③连接晶体管：放置PMOS和NMOS->连接输出->连接输入->金属连接->电源线；④PAD。类似新建原理图，CIW窗口菜单栏->File->New->CellView，选择自己的库，然后输入版图名字inverter，注意于tool栏选择Virtuoso，ViewName栏会自动变为layout。点击OK后，会弹出Virtuso主界面，以及LSW窗口。注意：①类似Composer，Virtuso中的多数命令会一直保持，直到你调用其它命令替代它或者按Esc取消，尤其是在执行delete命令时，忽视这一点很可能会误删除！②点击工具栏的zoomin和zoomout按钮可以放大缩小版图。键入快捷键f可以使版图自动缩放到合适大小。③编辑版图过程中注意要及时保存，保存方法是菜单栏->Design->Save，也可以键入快捷键S(大写)来保存。版图有非常多的物理规则约束，这是由Foundry的工艺决定的。在后面做设计规则验证(DRC)遇到错误时还要不断的回来查阅该设计手册。关键掩模层序号层名字含义含义本实验所需要的1AAActive Area有源区√2ARReverse Active Area无源区3KVAlignment mark clear-out对准标记4NWN-WellN阱√5PWP-WellP阱6DGDual Gate(thick oxide)双栅(厚氧)7GTPoly gate多晶硅√8PLHPMOS LDD implant for 3.3V3.3V下PMOS轻掺杂注入9NLHNMOS LDD implant for 3.3V3.3V下NMOS轻掺杂注入10PLLPMOS LDD implant for 1.8V1.8V下PMOS轻掺杂注入11NLLNMOS LDD implant for 1.8V1.8V下NMOS轻掺杂注入12SPP+implantP注入√13SNN+ implantN注入√14ESD1ESD implant for Boron(B)静电放电注入15SABSalicide block area硅化物阻挡区16CTContact有效接触孔√17M1Metal-1第一层金属√18V1VIA-1通孔1√19M2Metal-2第二层金属√20V2VIA-2通孔221M3Metal-3第三层金属22V3VIA-3通孔323M4Metal-4第四层金属24V4VIA-4通孔425M5Metal-5第五层金属26V5VIA-5通孔527M6Metal-6第六层金属28PAPassivation/Pad焊盘29PIPolyimide编辑于 2022-10-19 11:57模拟IC设计IC设计赞同 594 条评论分享喜欢收藏申请转载文章被以下专栏收录集成电路学习升级打怪之路努力、自律，你就是进击的